30多年来，电子工程师一直认为设计 "更小，更快，更廉"的电子器件的主要途径是半导体集成，而且朝着越来越精细方向发展的光刻工艺使集成度越来越高。但目前的情况表明，促使光刻工艺越来越精细有着与一些基本的物理学定律和经济学规律发生冲突的趋势。

　　当我们进入亚微米时代，我们正在受到一些重要的物理学定律限制，它们将改变工程师在成本和性能之间所做的折中。在90年代大多数时间里，模拟电路设计工程师喜欢"沿用"数字电路的光刻工艺，但在90年代后期，情况开始发生变化。

　　对于0.5μm以下的光刻工艺，允许的最大电源电压也会降低。虽然这对数字电路设计工程师无足轻重，但它对模拟电路设计工程师产生了巨大影响。电源电压降低使得存在不可避免的噪声情况下保存模拟信号更为困难。每一次新的光刻工艺的尺寸减小都给模拟电路设计工程师增加了困难。另外， 器件几何尺寸趋向于越来越小也导致制造成本不断增加。

　　随着时代的发展，电子工程师必须改变进行产品开发的思路。在有些情况下，模拟电路和数字电路不能继续沿着同样的不断缩小尺寸的道路前进。为了应对这种挑战，工程师必须小心谨慎地在器件间分配功能以便对效率、电路板面积和总体成本优化设计。在很多情况下，使用两颗芯片要好于使用一颗芯片。关键的设计挑战是选择这些芯片之间的分界线。这种新的设计原理称为灵巧分割，它主要涉及以下几个原则：

　　要认识到由于制造的经济性或驱动像同轴电缆或双绞电话线这样的现实世界负载的需要，一些模拟应用在低于目前电源电压的条件下是不切实际的。在这些情况下，灵巧分割需要采用合适的高电压技术分割模拟功能并且在最佳的CMOS平台上实现数字功能。

　　要考虑待选分割设计所需要的接口带宽。带宽越高，功耗越大，从而产生的电磁干扰（EMI）也越大。灵巧分割通过将尽可能多的数字处理电路放到一个另外的模拟芯片上，能够使接口带宽最小，因而高速数据流不必传输到芯片外。在最佳的实际设计中，到芯片外的数据流传输可以通过串行总线进行，这样还能节省引脚数。

　　要记住最终的芯片成本大部分依赖于制造晶片的产量。如果将一种具有极限允许误差的模拟功能集成到一个新的芯片设计中，那么会降低该制造晶片最终产量。因此分离这种功能可能是有意义的，从而避免可测试性或下游成本问题的风险。

　　当意想不到的低产量使专用集成电路（ASIC）的设计不切实际时，要利用现有的设计。选择最高水平可提供的集成，并且使用现场可编程门阵列（FPGA）完成该设计。

　　要研究完成新产品所需要的外部无源器件。为了求得一种同样产品目标，可以通过使用包含无源器件的目前混合信号器件来取消许多外部无源器件。

　　灵巧分割并不意味着设计工程师必须回到90年代那种"数字功能放在一个芯片内，模拟功能放在另一个芯片内，存储器放在第三个芯片内"的设计模式。器件尺寸并非不能更小，只是器件尺寸越来越小从经济性上将会限制着越来越多的应用。这种情况就好比航空运输，我们能够使飞机飞得比声音还快，但对于我们大多数人并没有什么价值。

　　从以上原则考虑，灵巧分割这种设计原理不应当被看作是设计进步的障碍，而应当是为设计工程师发挥创造力提供了一个机会。灵巧分割将设计工程师从只是配置供货商提供的器件中摆脱出来，去创造新的产品。它消除了僵化的思维方式和生搬硬套的解决问题的方式。掌握灵巧分割的公司将会通过发挥其设计、制造和软件开发才能而在技术上独树一帜。