|
2 电磁兼容的设计
电磁兼容性设计包括电路选择、元器件的选择、滤波、屏蔽、接地、布局等。
2.1 软开关技术
选择零电压开关、零电流开关谐振技术或其他软开关技术。在零电压谐振变换器中，功率开关上的电压波形为准正弦，dv/dt小；在零电流准谐振变换中，流过功率开关的电流为准正弦，di/dt小，这样就可以减小EMI电平。因为，干扰频谱窄，且集中在谐振频率附近，易于滤波器的设计。
要特别注意降低功率开关的di/dt与dv/dt和减小整流二极管噪声的缓冲电路的设计。
2.2 滤波
滤波是抑制干扰的一种有效措施，尤其是在对付传导干扰方面，具有明显的效果。欲削弱传导干扰，把EMI电平控制在有关EMC标准规定的极限电平以下。除抑制骚扰源以外，最有效的方法就是在开关电源输入和输出电路中加装EMI滤波器。在滤波电路中，选用穿心电容、三端电容、铁氧体磁环，能够改善电路的滤波特性。EMI滤波器如图2所示。
这种EMI滤波器既能抑制共模干扰又能抑制差模干扰。它是开关电源EMI滤波器的基本网络结构，其中L1和L2是绕在同一磁环上两只独立线圈，匝数相同，有相同方向的同名端，称之为共模电感线圈或者共模线圈。L3与L4是独立的差模抑制电感，C1、C2和C3是电容器。如果把该滤波器一端接入干扰源，负载端接上被干扰设备，那么L1和C1，L2和C2就分别构成了两对独立端口间的低通滤波器，用来抑制电源线上存在的共模EMI信号，使之衰减，并被控制到很低的电平上。L3及L4形成的独立差模抑制电感和电容C3组成了一个低通滤波器，用来抑制电源线上存在的差模EMI信号。
适当的设计或选择合适的滤波器，并正确地安装滤波器是抗干扰技术的重要组成部分，具体措施如下。
1）在交流电输入端加装电源滤波器，其电路图如图2所示。其中L3，L4和C3用于抑制差模噪声，L1，L2，C1和C2用于抑制共模噪声。所有的电源滤波器都必须接地，因为滤波器的共模旁路电容必须在接地时才起作用。一般的接地方法除了将滤波器与金属外壳相接之外，还要用较粗的导线将滤波器外壳与设备的接地点相连，接地阻抗越小滤波效果越好。另外，滤波器应尽量安装在靠近电源入口处，避免干扰信号从输入端直接耦合到输出端。
2）在电源输出端加输出滤波器。加装高频电容，加大输出滤波电感的电感量及滤波电容的容量，可以抑制差模噪声。如果把多个电容并联，效果将会更好。
在使用滤器器的时候,我们还必须注意以下几点。
1）滤波器必须有良好的屏蔽，屏蔽体与电源良好搭接。
2）输入滤波器应装在输入端口处，输出滤波器应装在输出端口处，并远离内部电磁发射很强的电感器、功率开关等。若可能的话，尽可能作为一个独立部件与电源合理连接。
3）滤波器的输入、输出线不能交叉，应采用屏蔽线或相互间设置屏蔽层。
4）滤波器内部的元件，自身要进行良好的电磁屏蔽和接地处理，以免流过滤波器接地导线的短路电流造成有害电磁辐射。
5）滤波电感的铁芯最好采用罐型或者环型，若用其他形状可加短路环或磁屏蔽。线圈采用单层或分段式绕法，小电流时可采用蜂房绕制的多层线圈。共轭线圈不能采取双线并绕，应是对称的两个独立线圈。
6）应选用高频特性好的电容器。
2.3 接地
必须注意电路中的接地问题，因为公共阻抗耦合主要通过公共地阻抗进行。如果接地没有处理好，可能会对电路引入很大的地干扰，从而使电路不能正常工作。以Boost电路为例，如果MOSFET的S极接地没有处理，也就是说G极、S极、PWM信号和地之间构成地回路很大的话，电路就不能正常工作，有时候PWM信号无法驱动MOSFET，这就是通过公共地阻抗给Boost电路引入了一个很大的干扰。因此，在使用通用板子来布电路的时候，必须注意这些细节，S极与地之间的导线要尽量短。使用通用板子时，尽量用粗一点线来作为地线，还有，能够连在一起的地应尽量连在一起，接地点尽量粗一点，还可以尽量加粗地线宽度，减少环路电阻。若地线很细或者接地点很小，接地电位则随电流的变化而变化，使抗噪声性能变坏。使用通用板子时，还必须注意功率电路的地对信号地的干扰。
2.4 变压器的设计
为了尽可能地减小变压器的电磁噪声，就要使其原边绕组和副边绕组的耦合系数尽可能接近1，从而减小漏磁通，达到减小漏感的目的。这就需要在变压器的设计上下功夫，使原边绕组和副边绕组尽可能地靠近，同时和磁芯也要尽量靠近，这样漏磁通就会减到最小。根据这个原则，最好的绕法就是原边和副边交叉并绕，这样能达到使漏电感最小的目的。但是在实际应用中，变压器还要考虑原副边之间的高压隔离，所以实际当中更多应用的是"三明治"的夹心绕法（如图3所示），即绕一层原边，绕一层副边，再绕一层原边，或者一层副边，一层原边，最后一层副边，这就能使原副边之间的耦合更好，减少漏感，减少由于漏感引起的电磁感应噪声。（设计导线线径的时候，除了应当考虑通过的电流大小和趋肤效应之外，还应当力争让导线将每层都铺平，而不要出现稀疏的两三匝的现象，只有这样，原副边的耦合效果才能进一步提高）。图4给出了实验波形图，从图4可知，用夹心绕法绕制的变压器，MOSFET上的振荡小了很多。
为了减少变压器的辐射干扰，制作变压器的屏蔽层时，常采用的方法是在变压器的线包和磁芯外表面包上一层薄薄的铜皮。为了能减小原副边的分布电容，还可以在变压器的初、次级绕组之间加一层静电屏蔽。具体的作法是在绕制完初级绕组后，包上一层0.02～0.03mm厚的薄铜皮，铜皮的始端和末端必须有3～5mm长的重叠（重叠部分必须相互绝缘）。为了保证静电屏蔽达到预期的目标，关键是从工艺设计上减小漏电容Cs和接地阻抗Z的大小，如下图5所示。 |
